Utilice búferes de reloj de alto rendimiento para preservar la integridad de la sincronización del árbol de reloj

Los circuitos, las placas y los sistemas destinados a aplicaciones como las estaciones base inalámbricas, la automatización industrial, los centros de datos y el diagnóstico por imagen médico dependen cada vez más de señales de reloj precisas y sincronizadas para regular el funcionamiento de sus operaciones. En muchos casos, las señales de sincronización deben distribuirse desde una o varias fuentes a múltiples subcircuitos y funciones de destino. Esto se consigue mediante una topología de distribución de reloj que incluye un oscilador de reloj, al que suelen acompañarle búferes de reloj, generadores de reloj, filtros de fluctuación y sincronizadores de red.

Si bien la función principal del búfer de reloj es la amortiguación (replicar una señal procedente de una fuente para aislarla de la influencia de la carga a la que se conecta), los diseñadores también buscan elementos diferenciadores entre las distintas opciones de circuitos integrados de búfer, entre los que se incluyen una mayor distribución de la señal de reloj, la conversión de tensión para el cambio de nivel y la compatibilidad y adaptación entre entradas y salidas. Al mismo tiempo, las aplicaciones, cada vez más exigentes, requieren unos niveles mínimos de fluctuación, desfase y consumo energético.

En este artículo se analiza la función, aparentemente sencilla, de los búferes de reloj, así como los exigentes requisitos a los que se enfrentan los diseñadores a la hora de seleccionar y utilizar estos dispositivos. A continuación, presenta ejemplos de búferes de reloj de SiTime y muestra cómo abordan estos retos.

La función del búfer de reloj

La red de reloj generada y distribuida dentro de un sistema digital suele denominarse "árbol de reloj" (Figura 1). Existe tanto en circuitos discretos como íntegramente dentro de un circuito integrado complejo. Además de la fuente de reloj, el árbol puede incluir búferes de reloj, filtros de fluctuación y sincronizadores de red a lo largo de la ruta hasta la carga. El número de componentes y salidas del árbol de reloj depende de la complejidad del sistema.

Figura 1: La señal de reloj puede distribuirse directamente a varios usuarios (izquierda) o a través de búferes (derecha) para mantener la integridad de la señal de reloj en los distintos puntos finales de carga. (Fuente de la imagen: Tech Simplified TV/Learn y Design Semiconductors)

El búfer proporciona potencia de transmisión y aislamiento, lo que garantiza que las cargas de los extremos reciban una señal de reloj lo más cercana posible a la del reloj de fuente en cuanto a sincronización e integridad de la forma de onda. Además, el búfer evita que las variaciones en la carga afecten negativamente a la salida del reloj principal y a otros puntos de carga del árbol.

Algunos búferes incorporan funciones adicionales. Entre ellas se incluyen la distribución a múltiples cargas (fanout), el redireccionamiento selectivo de señales almacenadas en búfer, la división de la frecuencia de la señal por un valor entero, la conversión de formatos de nivel de señal y la conversión de niveles de tensión.

Comenzar por los parámetros de rendimiento del búfer

El búfer de reloj ideal proporcionaría la separación necesaria entre la fuente y la carga, además de la corriente de excitación adicional que requiera la carga. Sin embargo, ningún búfer es ideal, por lo que debe evaluarse teniendo en cuenta diversos aspectos relacionados con el rendimiento. Entre los factores principales que se tienen en cuenta a la hora de seleccionar el búfer de reloj adecuado se incluyen:

• Frecuencia máxima de funcionamiento: Se trata de la frecuencia de reloj de entrada más alta que el búfer puede aceptar y reproducir sin dejar de cumplir con las prestaciones especificadas.
• Retardo de propagación (de entrada a salida): Se define como el intervalo de tiempo que transcurre desde que una señal de reloj aparece en la entrada del búfer hasta que se reproduce en la salida. Si el reloj solo tiene una carga, es posible que este retardo no sea crítico; en otras configuraciones, puede constituir un parámetro de rendimiento importante.
• Fluctuación aditiva: Es provocada por el búfer, reduce la precisión del reloj tal y como la perciben los dispositivos conectados al búfer. Puede provocar una pérdida de sincronización temporal y otros efectos indeseados.
• Desfase entre salidas: Se trata de la diferencia de tiempo entre varias salidas de reloj procedentes de un único búfer. Un sesgo elevado puede provocar problemas de sincronización entre los subcircuitos y una pérdida de alineación temporal.
• Aislamiento de entrada: Mide el acoplamiento de una entrada de reloj no seleccionada a la ruta de salida activa. Esto solo se aplica a los búferes que permiten seleccionar entre varias fuentes de reloj.

Los tiempos de subida y de caída se encuentran entre los numerosos factores que contribuyen al retardo de propagación, a la fluctuación y al desfase. Unos tiempos de subida y bajada más lentos introducen una mayor incertidumbre en la acción de conmutación digital del búfer. Al mismo tiempo, unos tiempos de subida y bajada más rápidos pueden generar un mayor ruido de reloj y rebotes de tierra, lo cual resulta perjudicial tanto para el búfer como para el rendimiento general del sistema.

Con el fin de dar respuesta a las diversas necesidades y prioridades de las aplicaciones, SiTime ofrece una amplia gama de búferes en su serie de alto rendimiento, que admiten frecuencias de hasta 2.1 gigahercios (GHz) y son compatibles con múltiples tipos de entrada estándar. Estos búferes se caracterizan por un bajo retardo de propagación, una baja fluctuación y un bajo desfase entre canales, entre otras características deseables.

Las especificaciones varían según el dispositivo, pero la familia incluye búferes con un desfase de salida a salida de tan solo 30 picosegundos (ps) típicos, una fluctuación aditiva de entre 50 y 55 femtosegundos (fs) RMS y un retardo de propagación inferior a 1.6 nanosegundos (ns).

Compatible con tipos y formatos de entrada y salida compatibles

Los circuitos de alta velocidad utilizan diversos tipos de señales de entrada y salida. En algunos casos, son necesarios para mantener la compatibilidad con el resto del sistema; en otros, se utilizan para mejorar la integridad de la señal y el comportamiento frente al ruido. Por estas razones, también se puede utilizar un búfer de reloj para la conversión de niveles de tensión.

Los búferes de reloj de SiTime admiten diversos tipos de entrada: lógica diferencial de bajo voltaje con acoplamiento de emisor positivo (LVPECL), señalización diferencial de bajo voltaje (LVDS), semiconductores complementarios de óxido metálico de bajo voltaje (LVCMOS), lógica en modo de corriente (CML) (solo con acoplamiento en CA), lógica de dirección de corriente de alta velocidad (HCSL), lógica con terminación en serie de ramales (SSTL) y relojes de un solo extremo. Esto permite que los búferes sean compatibles con una amplia variedad de fuentes y tipos de reloj.

En el lado del controlador, los búferes pueden conectarse a los modos LVPECL, LVDS, HCSL o de alta impedancia (Hi-Z). Estas compatibilidades permiten que los búferes satisfagan numerosos requisitos de las señales del árbol de reloj.

Para permitir esta conversión de señal y este cambio de nivel, los búferes de esta serie de alto rendimiento pueden funcionar en un amplio rango de tensiones de entrada y salida independientes. Entre ellas se incluyen una alimentación del núcleo de 3.3 V/2.5 V y alimentaciones de salida independientes de 3.3 V/2.5 V, así como un funcionamiento a 3.3 V/2.5 V/1.8 V para el controlador de salida LVCMOS de un solo extremo.

Implementación de un búfer de distribución de alta velocidad

Un búfer de reloj para estas frecuencias es mucho más que un simple circuito integrado digital con cableado directo que actúa como repetidor. En cambio, el amortiguador funciona en el ámbito de las líneas de transmisión, donde la impedancia y las reflexiones son aspectos importantes a tener en cuenta en el diseño.

El SIT92211AI-N (figura 2) es un buen ejemplo. Este búfer de distribución de 2.1 GHz, de baja fluctuación y con 10 salidas, que ofrece múltiples opciones de configuración para el usuario, se presenta en un encapsulado QFN de 48 pines y 7 mm × 7 mm.

Figura 2: El búfer de reloj SIT92211AI-N permite al usuario seleccionar una de las tres entradas de reloj y, a continuación, distribuye el reloj seleccionado a dos bancos de cinco salidas. (Fuente de la imagen: SiTime)

Mediante este búfer, el sistema puede seleccionar una señal de reloj de una de estas tres fuentes mediante la conexión de pines: un oscilador primario, un oscilador secundario o un cristal de 8 a 50 MHz. Las entradas primarias y secundarias admiten formatos diferenciales, así como señales de reloj de un solo extremo. La señal de reloj seleccionada puede distribuirse a dos bancos de salida independientes, A y B, y a una salida LVCMOS.

En cuanto a la salida, los controladores de salida de cada banco pueden programarse de forma independiente para los modos LVPECL, LVDS, HCSL o Hi-Z. La salida de reloj LVCMOS está sincronizada con el reloj seleccionado y puede activarse o desactivarse sin fluctuaciones mediante una señal de control.

Existen numerosas configuraciones posibles de la interfaz entre la fuente de reloj y el búfer de reloj, y cada una de ellas requiere un análisis minucioso de los detalles de implementación. La ficha técnica del SIT92211AI-N recoge diez configuraciones y ofrece una ilustración y una descripción de cada una de ellas.

Por ejemplo, una entrada diferencial puede conectarse para aceptar niveles de un solo extremo LVCMOS en modo acoplado en CA (Figura 3). Esta configuración requiere que la suma de la impedancia de salida del controlador (R_o) y la resistencia en serie (R_s) coincida con la impedancia de la línea de transmisión. La ficha técnica explica la función de cada componente a la hora de lograr una interfaz adecuada y una adaptación de impedancia correcta, algo que quizá no resulte evidente para los diseñadores de interfaces con menos experiencia.

Figura 3: Se muestra la configuración de acoplamiento de CA para un reloj LVCMOS conectado al SiT92211AI-N. (Fuente de la imagen: SiTime)

La ficha técnica también muestra un circuito para un requisito de interfaz diferente. A diferencia de la interfaz acoplada en CA, una entrada diferencial puede conectarse para aceptar señales de reloj de un solo extremo LVCMOS en modo acoplado en CC (Figura 4).

Figura 4: Se muestra una configuración para el acoplamiento en corriente continua de un reloj LVCMOS al SiT92211AI-N. (Fuente de la imagen: SiTime)

Al igual que en el ejemplo anterior, esta configuración también requiere que la suma de R_o y R_s sea igual a la impedancia de la línea de transmisión.

Almacenamiento en búfer del reloj para sistemas de automoción

Los automóviles actuales son sistemas altamente informatizados. Por este motivo, también necesitan árboles de reloj para sus procesadores y para establecer la sincronización de la red. El problema radica en las duras condiciones ambientales, que exigen que los componentes cumplan las normas automovilísticas pertinentes; en el caso de los circuitos integrados, la norma es la AEC-Q100, en uno de los distintos grados de temperatura.

Para cumplir con la norma AEC-Q100, SiTime ofrece el circuito integrado de búfer de reloj SIT92184AA-N (Figura 5), un dispositivo de 200 MHz con una distribución básica de 1:4. Este búfer de reloj LVCMOS de alto rendimiento y de grado automovilístico 1 (de -40 °C a +125 °C), presenta una fluctuación de fase aditiva de tan solo 50 fs RMS y un desfase entre pines muy bajo, inferior a 50 ps. Se presenta en un encapsulado DFN de 8 pines y 2 mm × 2 mm y puede funcionar con una tensión de alimentación de entre 1.8 V y 3.3 V.

Figura 5: El circuito integrado de búfer de reloj SIT92184AA-N, homologado para el sector de la automoción, ofrece una distribución básica de 1:4. (Fuente de la imagen: SiTime)

Una característica destacada del SIT92184AA-N es su función de habilitación de salida (OE) síncrona y sin perturbaciones, que evita que se produzcan impulsos de reloj incompletos o con errores cuando se habilitan o deshabilitan las salidas. El dispositivo cuenta además con una impedancia de salida nominal de 50 Ω, lo que simplifica la terminación en serie al conectar líneas de transmisión de 50 Ω. En el lado de entrada, el controlador de fuente y cualquier resistencia en serie externa deben seleccionarse de tal forma que su impedancia combinada se adapte a la línea de transmisión (Figura 6).

Figura 6: Se muestra la conexión recomendada para el reloj de entrada del SIT92184AA-N; la R_o del controlador de fuente y la R_s externa se combinan para adaptarse a la línea de transmisión de 50 Ω. (Fuente de la imagen: SiTime)

Conclusión

El funcionamiento del reloj del sistema es sencillo desde el punto de vista conceptual, pero garantizar que un reloj de alta velocidad llegue a todas las cargas manteniendo la sincronización y la integridad originales constituye tanto un requisito estricto como un reto. Los circuitos integrados de búfer de reloj proporcionan la amplitud de señal y la distribución (si es necesario) para mantener la fidelidad de la señal de reloj desde la fuente hasta todas las cargas. SiTime ofrece una gama de búferes de reloj con el rendimiento necesario para garantizar alta velocidad, baja fluctuación, bajo desfase y un retardo mínimo, lo que asegura un rendimiento fiable y constante a nivel del sistema en su conjunto.